반도체 웨이퍼의 경제학

반도체 웨이퍼의 경제학

최근 보도에서 반도체 관련 업계에서 눈길을 끈 이슈는 TSMC가 현재 애리조나주에 건설 중인 5nm 공정 양산공장 투자를 더욱 확대해 4nm로 업그레이드시키고, 더불어 인접 부지에 3nm 공정의 공장건설을 예정하고 있다는 소식일 것이다.

총투자액은 550조원이 될 것으로 전망이라고 한다. 대만에 반도체 첨단기술이 집중되는 현상에 대해 미국 정부나 Apple, AMD, NVIDIA 등 팹리스 기업이 안고 있는 향후 중국 리스크 불안을 불식시키려는 과감한 결단이다. 세계 파운드리 수요의 55%를 충족하는 거대 기업들이 미래에도 리더십을 지속하겠다는 강한 결의 표현으로 풀이된다.

이 발표를 앞두고 대만 업계지에 TSMC 관련 또 하나 흥미로운 기사가 실렸다. TSMC는 최첨단 3nm 공정을 실시한 웨이퍼 비용을 대폭 인상할 예정으로 장당 2만달러 정도가 될 것이라는 보도다.

<장당 2만달러 이상의 초고가 3nm 공정 웨이퍼>

파운드리라는 비즈니스 성격 때문에 고객에 대한 정보가 극단적으로 적은 TSMC의 비용에 대한 대만 업계 미디어의 이 보도는 물론 TSMC로부터의 정식 발표에 근거한 것이 아니라 취재에 의한 기사이기는 하지만 웨이퍼 비용과 같은 매우 중요한 기밀정보에 대해 구체적인 숫자가 적혀 있다는 점에서 흥미롭다. 이 기사에 따르면, 현황은 다음과 같은 것으로 보인다.

 -최첨단의 3nm 로직 프로세스의 증산의 목표가 붙은 TSMC는 Samsung을 비롯한 2위 이하의 파운드리를 밀어내기 위해, 애리조나주의 신공장의 증산 체제를 갖추기 위해서 거액의 투자를 결정했다.
 - 발표 때는 조 바이든 미국 대통령을 비롯해 미 업계 핵심 인사들이 줄줄이 모였고 애플, AMD, 엔비디아 등 미계 팹리스 업체들은 모두 TSMC의 3nm 프로세스를 사용할 것임을 밝힌 바 있다.
 - TSMC로부터 이들 고객에게 제공되는 3nm 공정을 수행한 전 공정 웨이퍼의 장당 비용은 이전 세대인 5nm 공정과 비교해 25% 증가한 2만달러 이상이 될 것으로 알려졌다.
 - TSMC 주요 고객들은 급격한 웨이퍼 비용상승에 따라 비용상승의 일부를 최종 제품의 매가로 전가할 수밖에 없는 것 아니냐는 예측이다.

세계 파운드리 수요의 절반 이상을 수탁제조하는 TSMC의 커패시턴스는 12인치 웨이퍼 환산 월 100만장 이상으로 압도적인 제조능력을 보유하지만 그 중에서도 당분간 타사가 추종할 수 없는 최첨단 3nm 공정의 웨이퍼에 대해서는 선행자 이익을 톡톡히 챙기자는 것일 것이다. 첨단 팹 건설에 드는 막대한 비용을 생각하면 어쩔 수 없는 일이라 할 수 있다. 디바이스 설계기술, 미세 가공 기술, 캐패시턴스의 조합으로 성립하는 반도체 경제에서는 창세기 이래 아래의 요건이 각 회사의 기업가치를 결정짓는다.


<집적도와 성능은 항상 상승해야 한다>

첨단 프로세스에 의해 미세화가 진행되면 연산 코어수, 캐시 사이즈 등을 증가시킴으로써 디바이스의 성능을 높일 수 있다
그러나 트랜지스터 수의 증가는 물리적 발열의 상승으로 이어지므로 성능을 희생하지 않는 방법으로 발열을 가능한 한 억제할 방법이 항상 필요하다
첨단제품이라도 제조공정의 숙달이 진행되면 수율이 올라가고, 한 장의 웨이퍼에서 채취되는 디바이스의 수는 증가하고, 제조 단가는 하강한다.
한편, 제조단가는 시장경쟁에서의 비용절감 압력에 항상 노출된다
디바이스 메이커는 다음의 첨단 프로세스를 항상 추구한다……

는 식으로 반도체 웨이퍼의 경제는 설계하는 측과 제조하는 측의 밀접한 관계에 의해 이루어지는 복합적인 구조를 가지고 있다.

<증산체제와 기술혁신으로 디바이스 제조업체의 요구에 부응하는 웨이퍼 제조업체>

반도체 디바이스의 성능 향상은 디바이스 제조사/파운드리 측의 기술혁신뿐만 아니라 웨이퍼를 제공하는 웨이퍼 제조사 측의 기술혁신과 기업 노력에도 힘입은 바 있다.

외국계 웨이퍼 제조업체 등에서 근무한 경험자 등에 따르면 미세가공을 하기 전의 소 웨이퍼 제조·판매 사업에서는 디바이스 세계에서 본 적이 없는 전혀 다른 경모습이라고 한다.

우선 놀란 것은 실리콘 웨이퍼는 모든 것이 특정 고객을 위한 맞춤형 제품이라는 점이다. 웨이퍼의 크기, 두께, 평탄도, 휘어짐 정도 등 기본 스펙에 대해서는 업계 표준이 정해져 있지만, 그 외 상세한 웨이퍼 스펙은 고객마다 천차만별이다. 웨이퍼가 되기 전의 결정 잉곳의 제조단계부터 만들어야 하는 요건도 있다.

인/안티몬 등 함유 불순물의 종류, 산소 농도, 결정 방위 등의 지정이 있고, 고객의 애플리케이션에 따라 실로 많은 파라미터를 커버하는 세세한 요구가 최종 제품을 결정하는 변수가 되어 혼연하게 관련되어 있어 매우 복잡한 구조로 되어 있다. 웨이퍼 제품의 대략적인 종류를 나열한 것만으로도 벌크, Epi 처리된 웨이퍼, 아닐 처리된 웨이퍼, SOI 웨이퍼, MEMS 제조용으로 웨이퍼에 구조물을 만드는 특수 웨이퍼 등 많은 종류가 있으며, 다양한 고객의 요구에 부응할 자세를 취하고 있다.

여기서의 가격결정요인은 이들 고객의 요구를 실현하기 위한 장치의 유무와 커패시턴스, 최종 웨이퍼 제품으로 완성하기까지 걸리는 시간과 노력이 된다. 또 반도체 시황에 크게 좌우되는 상품적 요인도 크다. 요컨대 디바이스 메이커 고객에 대한 반도체 웨이퍼 가격은 천차만별로, 일정한 가격결정 요인은 있다 하더라도 최종적으로는 경쟁자끼리의 상대적인 것이 된다.

자사 팹을 운영하던 과거 AMD는 미세가공 기술에서 Intel에 한 세대 뒤처졌던 핸디캡을 보완하기 위해 클럭스피드 향상과 누설전류 억제에 효과적인 특별주문 SOI 웨이퍼를 사용해 Intel에 대항했다. 물론 인텔이 즐겨 쓰는 벌크 웨이퍼보다 비싸기는 하지만 이를 보완하는 경제 효과가 있다는 기술적 판단에 근거하고 있었다. K7코어의 애슬론 발표 이후 AMD의 약진을 현재까지 뒷받침한 SOI 웨이퍼 채택은 디바이스 제조사와 웨이퍼 제조사가 태그를 이뤄 어려운 문제를 해결한 좋은 예다.

세계 고객 수요에 압도적 지원력으로 대응하는 일본 신에츠화학(신에츠반도체)과 SUMCO를 비롯해 파워 디바이스에 강한 독일 Siltronic, 그리고 최근 텍사스주에 300mm 웨이퍼 신공장 건설을 시작한 대만의 Globalwafers 등이 급증하는 세계 수요에 부응하기 위해 증산체제를 구축하고 있다.